ASML se defiende de las críticas sobre el precio de sus escáneres EUV High-NA: «Son la solución más rentable para lógica y memoria en chips»

ASML se defiende de las críticas sobre el precio de sus escáneres EUV High-NA: «Son la solución más rentable para lógica y memoria en chips»

febrero 4, 2024 Desactivado Por

El paso para el sector de los semiconductores a nivel mundial lo marcan dos empresas europeas: ASML e Imec. Normalmente, cuando hablamos de vanguardia en chips hay que hablar de ambas, puesto que la primera crea los escáneres y la segunda marca la hoja de ruta para los transistores, entre otras cosas. Como es evidente, cuando se va reduciendo la escala nanométrica todo se va complicando, hay que invertir más y se generan productos de mayor coste. ASML ha enfrentado esto debido a unas críticas por SemiAnalysis, ¿son demasiado caros los escáneres EUV High-NA?

No hay otro camino realmente más que avanzar en escáneres y transistores. Las arquitecturas y productos que se creen con ellas serán después, pero la base de los semiconductores para el mercado está aquí, y por ello, la rentabilidad es clave, pero si suben constantemente los precios…

Cómo una publicación puede generar tanta controversia en toda una industria

Es lo más avanzado del mundo, no hay siquiera nada parecido, es lo más puntero de lo más puntero ahora mismo a nivel tecnológico en el mundo, se puede empaquetar en un container, y se puede enviar a cualquier parte del mundo en dos semanas y media. ASML ha creado una nueva generación de escáneres tremendamente demandados por todos los fabricantes, pero entonces, ¿por qué SemiAnalysis critica lo que todo el mundo desea y compite por ello?

«Poco sentido financiero» «Los patrones múltiples EUV Low-NA son mejores que un patrón EUV High-NA». Estos son dos de los argumentos que lanzan desde una de las webs más prestigiosas sobre litografía y procesos nanométricos del mundo nada menos que Dylan Patel, Jeff Kock y Lithos Graphein, tres de los mejores ingenieros que se pueden encontrar a día de hoy.

Las declaraciones se hicieron a mediados de diciembre y no llegaría la sangre al río si no fuese por el impacto que está teniendo en la industria, hasta el punto, de que el director financiero de ASML, al ser siempre preguntado por esto en las entrevistas que concedía, ha decidido hablar claro.

ASML se defiende de las críticas sobre el precio de sus escáneres EUV High-NA de nueva generación

Roger Dassen habló con Bits & Chips y dejó varias perlas a tratar. Aseguró que los sistemas EUV High-NA de su compañía están en un estado saludable y que los pedidos están coincidiendo con sus expectativas. Esto viene a raíz de los movimientos de Intel, Samsung y TSMC.

Intel está ya instalando los primeros escáneres en sus nuevas FAB, Samsung está a la espera de poder recibirlos, mientras que TSMC, según Wei, dijo que «lo estamos analizando, tanto las herramientas y su madurez, como el coste, por lo que tomaremos la decisión correcta en el momento adecuado para servir a nuestros clientes.»

SemiAnalysis lo tomó como una desconfianza hacia TSMC. Lo que no tiene en cuenta es el roadmap filtrado donde TSMC no va tarde, va tardísimo frente a Intel, y algo menos frente a Samsung, porque se les ha atragantado los 2 nm con GAA y saben que 2024 es para Intel, y 2025 para los coreanos, así que, como muy pronto, ASML podrá satisfacer sus necesidades de escáneres a finales del año que viene (o ya 2026) en el volumen que necesitan.

La historia hubiese sido distinta si sus GAA hubiesen estado listos el año que viene, de eso podemos estar seguros. Por lo tanto, y volviendo con Dassen, este afirma muy tajantemente que sus escáneres EUV High-NA son «muy claramente la solución más rentable, tanto en lógica como en memoria». Esto es difícilmente defendible si el rendimiento y el valor de cada escáner, junto con las ventajas de reducir el número de patrones, no encaja. ¿Lo hace acaso?

Coste, rendimiento y patrones, el triunvirato de los nanómetros

Dassen contraataca los argumentos de SemiAnalysis con puro fuego de artillería:

«No es ninguna novedad para nosotros que la dosis más alta necesaria para obtener ciertas dimensiones críticas tenga un efecto en el rendimiento. Por ello, evitar patrones dobles o incluso cuádruples reduce drásticamente la complejidad del proceso. En mi opinión, el informe del SemiAnalysis no tiene suficientemente en cuenta el valor de reducir la complejidad del proceso.

Si bien reducir la complejidad es bueno, no es el principal factor a la hora de tomar decisiones sobre equipos de FAB. Los fabricantes de chips que ejecutan procesos de fabricación de obleas de más de 1000 pasos están acostumbrados a la complejidad. Planifican fábricas y compran equipos en función del costo y el rendimiento proyectado, en los que los escáneres EUV Low-NA parecen funcionar mejor. Y si no, pregúntenle a Intel y su nodo de 10 nm».

El atizar a Intel va referido a la complejidad de los procesos de los que habla, los cuales retrasaron a los azules casi 5 años desde que se proyectaron hasta que hubo una primera muestra funcionando, donde se usaron una cantidad de patrones muy elevada DUV en vez de optar por EUV como TSMC.

El CEO de ASML se sumó a la fiesta con declaraciones muy directas

Peter Wennink al presentar los resultados para el cuarto trimestre de 2023 donde su empresa casi se sale del mapa, también quiso responder a SemiAnalysis, aunque de forma indirecta y sin mención:

“No tengo ninguna duda de que EUV High-NA es la opción correcta desde un punto de vista económico. Solía ​​ser una pregunta hace algún tiempo, pero creo que todo lo que estamos viendo actualmente es que High-NA es claramente la solución más rentable tanto en lógica como en memoria”.

Y claro, llega la pregunta del millón, ¿tanto cuesta un maldito escáner de ASML EUV High-NA? Pues sí, y el coste no va a bajar, haya inflación o no. Este tipo de escáner de última hornada, como el EXE:5000 de 8 nm de CD y una NA de 0,55 están entre los 300 millones de dólares y 400 millones de dólares según el número de unidades que se reserven, que no compren, porque primero se paga y después se reciben, y hay cola…

¿Lleva razón SemiAnalysis en sus argumentos?

Pues es una pregunta realmente difícil de responder y quizás lo más óptimo sea decir eso de «depende». Es cierto que con patrones dobles en EUV Low-NA se puede conseguir un Critical Dimension de 8 nm, pero el rendimiento del escáner empeora y mucho, además del número de defectos.

Por hacer un símil, China puede lograr los 5 nm con los escáneres DUV y cuatro patrones, pero el número de chips hábiles y sin defectos, así como el número de obleas por hora se reduce en cada paso en porcentajes mayores, elevando el coste total.

Por lo tanto, todo se reduce a cuánto Half-Pitch puedes conseguir entre transistores, es decir, cuanta CD puede grabar un escáner realmente, con cuántos fallos y cuantas obleas completas graba por hora. No hay que ser ingeniero para entender que un patrón simple a mismo CD es mucho mejor y más rentable que un patrón doble o cuádruple.

Una comparación simple: un escáner actual EUV Low-NA con un CD a 13 nm es muy inferior a uno High-NA con CD a 8 nm. Este último, según la propia ASML, puede conseguir transistores un 70% más pequeños y una densidad en la misma área de un 190% mayor, ambos escáneres grabando un solo patrón.

El escáner Low-NA puede conseguir este rendimiento con un patrón doble, pero el ratio wph cae y el número de chips aptos se reduce en casi un 30% de media. Por tanto, en procesos litográficos muy complejos donde se busque la mayor densidad de transistores y se tenga que primar la mayor eficiencia, 400 millones de dólares es un precio asumible por varias razones.

El problema del diseño del chip y los transistores

La primera por el salto evolutivo para High End en chips que se puede conseguir. La segunda por el mayor rendimiento en chips hábiles y obleas por hora efectivas. El tercero porque puedes reducir el precio por oblea al tener más chips por cada una de ellas, y en último lugar, puedes ofrecer mejores precios a tus clientes en un nodo de vanguardia por todo lo anteriormente dicho.

Los EXE:5000 no solo son más avanzados, es que logran más obleas por hora grabando en un patrón simple, en concreto, 150 obleas (185 a 20 mJ/cm2) por los 195 del actual EXE:3800E. Es decir, se reduce complejidad, se tiene un mayor rendimiento, permite un salto evolutivo en los chips, más densidad, más velocidad, más chips aptos, aunque menos obleas y un coste solamente un poco superior al modelo de escáner anterior.

Entonces, ¿SemiAnalysis se equivoca? De nuevo, depende. Sobre el papel EUV High-NA tiene todas las ventajas menos el coste del escáner, en la realidad, el diseño del chip y el tipo de transistor a grabar, junto con la entrega de energía del mismo tienen mucho que decir aquí.

SemiAnalysis afirma en su informe que el coste entre litografía, coste y oblea solo será favorable a EUV High-NA a partir de 1 nm y hacia abajo. ¿Por qué? Porque hay que tener en cuenta el efecto de la «Dosis«, es decir, la energía que le llega a la oblea y que dispara el coste final por chip al consumir más electricidad.

La Dosis es una de las claves de la rentabilidad

Es fácil de comprender realmente, ya que la lucha es a tres bandas: Dosis vs rendimiento vs rentabilidad. O lo que es igual, energía consumida para grabar una oblea frente al rendimiento por hora del escáner al grabar X obleas frente al coste del escáner en sí mismo.

Para reducir el CD se necesita una fuente de luz más potente, es decir, EUV Low-NA consume menos energía por patrón que EUV High-NA, puesto que su CD es menor. Además, produce más obleas por hora (wph).

Para entenderlo de otra manera, el escáner de nueva generación EUV High-NA tiene que aplicar más Dosis para un CD más pequeño, y para ello, este necesita reducir la velocidad para ser preciso, es decir, graba más lento con su láser cada chip en la oblea, y por eso se reducen los wph, es algo normal en las primeras generaciones.

Las siguientes aumentan las obleas por hora y con ello, la rentabilidad de fabricante de chips. Entendido todo esto, SemiAnalysis afirma que grabar con escáneres EUV Low-NA, pero con patrón doble, es más productivo que hacerlo con un nuevo escáner High-NA, porque no te limita la Dosis, sino la velocidad de dicho escáner y la máscara que se esté usando para grabar.

Simplificando, grabar dos veces con Low-NA sale más rentable que grabar una con High-NA, siempre que se use 30 mJ/cm2 vs 20 mJ/cm2 en la comparación. Hay que tener en cuenta que el EXE:5000 graba a 150 wph a 30 mJ/cm2 y a 185 wph a 20 mJ/cm2, por lo que el efecto de Dosis es bien claro aquí.

¿Quién lleva entonces razón aquí, SemiAnalysis y sus críticas hacia EUV High-NA o ASML?

Pues no lo sabemos, ni tampoco lo vamos a saber hasta que haya datos concretos de chips hábiles. Y esto es precisamente lo que se queda en el aire y donde ambos discuten finalmente. La teoría dice que aunque EUV High-NA sea más lento incluso a 30 mJ/cm2, al ser un patrón simple, el número de chips sin tasa de errores, es decir, hábiles, debe ser mayor que un patrón doble que pueda grabar más rápido a 20 mJ/cm2.

Si esto se cumple, ASML lleva razón, porque la rentabilidad por oblea sube y dependiendo del porcentaje igualará o superar al patrón doble con EUV Low-NA. Pero si el ratio de chips hábiles no marca la diferencia, entonces SemiAnalysis está en lo cierto.

La variable de la máscara de la que hemos hablado hace un poco referencia a esto, ya que una máscara más compleja influye, pero al final es el diseño del chip y de esta las que ayudarán a impulsar el rendimiento de chips hábiles por oblea con un método de grabado u otro a mismo CD.

Por eso, Apple, por ejemplo, trabaja estrechamente con TSMC para sus escáneres, de manera que el diseño del chip y máscara permitan un alineamiento mejorado con los cristales de silicio, permitiendo desde un grabado más óptimo hasta un corte más perfecto de cada chip. Por eso TSMC no tiene prisa, por eso Intel sí que la tiene.

Si el diseño y máscaras no están a la altura, la compra de un escáner tan avanzado como el EXE:5000 o su sucesor, el EXE:5200 puede no ser una buena idea en estos momentos.

En cambio, si todo está dispuesto, comprarlos e implementarlos en las FAB no solamente aporta ventaja, sino que permite a los ingenieros comprobar que, tras grabados de ES, todo va como debería, pudiendo hacer pequeñas modificaciones u optimizaciones según vean. Pero para ello, todo tiene que ir sobre ruedas antes de siquiera encender dichos escáneres.

La entrada ASML se defiende de las críticas sobre el precio de sus escáneres EUV High-NA: «Son la solución más rentable para lógica y memoria en chips» aparece primero en El Chapuzas Informático.